使用 DSP+ARM SoC 的优化雷达系统参考设计
对于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的现代雷达系统开发人员，此参考设计包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。连接到 ADC14X250 和 DAC38J84 可为航空电子和国防应用（如雷达、电子战、计算平台和应答器）提供有效的解决方案。
详情介绍
信号处理器易于通过 JESD204B 集成到数据转换器 连接到 ADC14X250 时，对单个 100MHz 通道进行采样 适用于滤波、下采样或上采样的 DFE 处理；用于减轻计算密集型 2D FFT 运算负载（可实现低延迟和高精度）的 FFTC 硬件加速器 附加了 JESD 的宽带采样信号处理解决方案，包含数字信号处理器 (DSP)、ADC 和 DAC 板、演示软件、配置 GUI 和入门指南 强大的演示和开发平台，包括三个 EVM、一个确定性延迟卡、原理图、BOM、用户指南、基准、软件和演示
