SHARC DTS Surround解码器

本电路采用一个具有sub-Hz调谐分辨率的直接数字频率合成器(DDS)，作为高性能ADC的低抖动采样时钟源。 AD9515 时钟分配IC向ADC提供PECL逻辑电平。不过，利用AD9515的内部分频器特性，DDS也可在AD9515前端以较高频率工作，有效提高输入压摆率。AD9515输入方波电路中较高的压摆率有助于降低时钟路径中的宽带抖动。

ADC采样时钟的抖动会降低总信噪比(SNR)，二者的关系如公式1所示：

cn0109_formula1

其中 f为满量程模拟输入频率， tj为均方根抖动。公式1中的“SNR”仅由时钟抖动决定，与ADC的分辨率无关。

以下数据证明DDS在时钟应用中可实现低抖动。有关公式1及如何用于评估ADC采样时钟抖动特性的更多信息，请参考应用笔记 AN-501.

图1：基于DDS的ADC采样时钟发生器（原理示意图）

电路描述

图1中的电路配置显示，基于DDS的时钟发生器由一个DDS及后置的重构滤波器和AD9515时钟分配IC组成，它用于为模数转换器(ADC)提供采样时钟。DDS采样时钟由Rohde & Schwarz SMA信号发生器产生。测量抖动时，由DDS和AD9515产生的时钟作为高性能、14位、80 MSPS/105 MSPS ADC AD6645的采样时钟。ADC的模拟输入信号是经过滤波的170.3 MHz正弦波，由低抖动Wenzel晶体振荡器(www.wenzel.com)产生。数据由两个不同DDS提供： AD9958 (500 MSPS)和AD9858 (1 GSPS)。

通过评估ADC的差分非线性和热噪声贡献，然后应用基于DDS的时钟并测量ADC SNR，便可获得基于DDS时钟所增加的抖动。有关测量设置和抖动计算的更多详细信息，请参考应用笔记AN-823 。另外，也可参考应用笔记AN-837，其中说明如何设计具有最佳阻带性能的DAC重构滤波器。

表1列出了AD9958的测试结果数据。这些数据证实，提高DDS输出频率或压摆率以及减小DDS输出滤波器通带，可以实现更佳的抖动性能。表2列出了AD9858与5%带通滤波器、225 MHz低通滤波器在各种DDS输出功率水平时的测量结果。正如所预期的，提高功率和降低带宽可以实现低抖动。利用5%带通滤波器，可衰减DAC的大部分杂散。这种情况下，抖动在更大程度上取决于DAC输出与限幅器输入之间的噪声耦合，抖动降低与压摆率提高之间的高度相关性证明了这一点。请注意，利用AD9858电路，就可以实现均方根抖动值始终低于1 ps。

表1：AD9958和AD9515的抖动响应与输出频率、功率、频率、滤波器带宽的关系

产品	DDS 采样速率(MHz)	DDS 输出频率(MHz)	DDS 输出功率(dBm)	DDS 重构滤波器(MHz)	AD9515 分频器输出设置	AD9515 输出频率(MHz)	均方根抖动 (ps)
AD9958/AD9515	500	38.88	−3.6	200 LPF	1	38.88	4.1
AD9958/AD9515	500	38.88	−3.6	200 LPF	2	19.44	4.1
AD9958/AD9515	500	38.88	−4.7	47 LPF	1	38.88	2.4
AD9958/AD9515	500	38.88	−4.7	47 LPF	2	19.44	2.4
AD9958/AD9515	500	38.88	−3.3	5% BPF	1	38.88	1.5
AD9958/AD9515	500	38.88	−3.3	5% BPF	2	19.44	1.5
AD9958/AD9515	500	77.76	−3.8	200 LPF	1	77.76	2.5
AD9958/AD9515	500	77.76	−3.8	200 LPF	2, 4	38.88, 19.44	2.5
AD9958/AD9515	500	77.76	−4.9	85 LPF	1	77.76	1.5
AD9958/AD9515	500	77.76	−4.9	85 LPF	2, 4	38.88, 19.44	1.5
AD9958/AD9515	500	77.76	−3.8	5% BPF	1	77.76	1.1
AD9958/AD9515	500	77.76	−3.8	5% BPF	2, 4	38.88, 19.44	1.1
AD9958/AD9515	500	155.52	−5.5	200 LPF	2	77.76	1.5
AD9958/AD9515	500	155.52	−5.5	200 LPF	4, 8	38.88, 19.44	1.5
AD9958/AD9515	500	155.52	−5.6	5% BPF	2	77.76	0.68
AD9958/AD9515	500	155.52	−5.6	5% BPF	4, 8	38.88, 19.44	0.68

为达到上述性能水平，这些电路必须构建在具有较大面积接地层的多层印刷电路板上，并采用适当的接地、布局和去耦技术（请参考教程MT-031——“实现数据转换器的接地并解开AGND和DGND的迷团”，以及教程MT-101——“去耦技术”）。有关更多指导信息，请参考AD9958、AD9858、AD9515和AD6645的评估板文档。

表2：AD9858和AD9515的抖动响应与输出频率、功率、频率、滤波器带宽的关系

产品	DDS采样速率(MHz)	DDS输出频率(MHz)	DDS输出功率(dBm)	DDS重构滤波器(MHz)	AD9515分频器输出设置	AD9515输出频率(MHz)	均方根抖动(ps)
AD9858/AD9515	1000	155.52	+7.7	225 LPF	2	77.76	0.56
AD9858/AD9515	1000	155.52	+7.7	225 LPF	4,8	38.88, 19.44	0.56
AD9858/AD9515	1000	155.52	+7.7	5% BPF	2	77.76	0.33
AD9858/AD9515	1000	155.52	+7.7	5% BPF	4, 8	38.88, 19.44	0.33
AD9858/AD9515	1000	155.52	+2.6	225 LPF	2	77.76	0.63
AD9858/AD9515	1000	155.52	+2.6	225 LPF	4, 8	38.88, 19.44	0.63
AD9858/AD9515	1000	155.52	+1.1	5% BPF	2	77.76	0.42
AD9858/AD9515	1000	155.52	+1.1	5% BPF	4, 8	38.88, 19.44	0.42
AD9858/AD9515	1000	155.52	−3.2	225 LPF	2	77.76	0.73
AD9858/AD9515	1000	155.52	−3.2	225 LPF	4, 8	38.88, 19.44	0.73
AD9858/AD9515	1000	155.52	−4.6	5% BPF	2	77.76	0.64
AD9858/AD9515	1000	155.52	−4.6	5% BPF	4, 8	38.88, 19.44	0.64

常见变化

ADI公司提供各种直接数字频率合成器、时钟分配芯片和时钟缓冲器，用来构建基于DDS的时钟发生器。欲了解更多信息，请访问 www.analog.com/dds和 www.analog.com/clock 。

讨论

中文技术论坛

样片申请及购买

样片

产品	描述	可提供样片的产品型号
AD9515	1.6 GHz时钟分配IC，分频器，延迟调整，两路输出	联络ADI
AD6645	14位、80 MSPS / 105 MSPS模数转换器	联络ADI
AD9514	1.6 GHz时钟分配IC、分频器、延迟调整、3路输出	联络ADI
AD9912	1 GSPS Direct Digital Synthesizer with 14-Bit DAC	联络ADI
AD9858	1 GSPS直接数字频率合成器	联络ADI
AD9512	1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出	联络ADI
AD9910	1GSPS，14 bit，3.3 V CMOS直接数字频率合成器	联络ADI
AD9954	400MSPS、14位、1.8V CMOS、直接数字频率合成器	联络ADI
AD9911	500 MSPS直接数字频率合成器，内置10位DAC	联络ADI
AD9913	低功耗、250 MSPS、10位DAC、1.8 V CMOS直接数字频率合成器	联络ADI
AD9958	内置双通道10 bit DAC的 500 MSPS直接数字频率合成器	联络ADI
AD9513	800 MHz时钟分配IC，分频器，延迟调整，三路输出	联络ADI
AD9959	内置四通道10 bit DAC的500 MSPS直接数字频率合成器	联络ADI

加入购物车

电脑端提供购买功能