Altera Cyclone V SoC Development Kit and SoC Embedded Design Suite
详情介绍
概览
设计资源
驱动/参考代码
Software such as C code and/or FPGA code, used to communicate with component's digital interface.
AD5781 - No-OS Driver for Renesas Microcontroller Platforms
AD5781 - No-OS Driver for Microchip Microcontroller Platforms
电路功能与优势
图1所示电路提供18位可编程电压,其输出范围为−10 V至+10 V ,同时积分非线性为±0.5 LSB、微分非线性为±0.5 LSB,并且具有低噪声特性。
该电路的数字输入采用串行输入,并与标准SPI、QSPI、MICROWIRE®和DSP接口标准兼容。对于高精度应用,通过结合使用AD5781、ADR445 和 AD8676 等精密器件,该电路可以提供高精度和低噪声性能。
基准电压缓冲对于设计至关重要,因为DAC基准输入的输入阻抗与码高度相关,如果DAC基准电压源未经充分缓冲,将导致线性误差。AD8676开环增益高达120 dB,经过验证和测试,符合本电路应用关于建立时间、失调电压和低阻抗驱动能力的要求。而AD5781经过表征和工厂校准,可使用双通道运算放大器AD8676对其电压基准输入进行缓冲,从而进一步增强配套器件的可靠性。
这一器件组合可以提供业界领先的18位分辨率、±0.5 LSB积分非线性(INL)和±0.5 LSB微分非线性(DNL),可以确保单调性,并且具有低功耗、小尺寸PCB和高性价比等特性。
电路描述
图1所示数模转换器(DAC)为AD5781,这是一款SPI接口的18位高压转换器,提供±0.5 LSB INL、±0.5 LSB DNL和7.5 nV/√Hz噪声频谱密度。另外,AD5781还具有极低的温漂 (0.05 ppm/°C)特性。AD5781采用的精密架构要求强制检测缓冲其电压基准输入,从而确保达到规定的线性度。选择用于缓冲基准输入的放大器(B1和B2)应具有低噪声、低温漂和低输入偏置电流特性。针对此功能推荐用AD8676放大器,这是一款超精密、36 V、2.8 nV/√Hz双通道运算放大器,具有0.6 μV/°C低失调漂移和2 nA输入偏置电流。此外,AD5781经过表征和工厂校准,可使用该双通道运算放大器来缓冲其电压基准输入,从而进一步增强配套器件的可靠性。
在图1中,AD5781配置为增益为2的模式,这样便可以用单基准电压源来产生对称的双极性输出电压范围。此工作模式采用外部运算放大器(A2)和片内电阻(参见AD5781数据手册)来提供大小为2的增益。这些内部电阻相互之间以及与DAC梯形电阻之间均热匹配,因而可实现比率热跟踪。输出缓冲器同样采用AD8676,其具有低噪声和低漂移特性。该放大器(A1)还用于将低噪声ADR445的+5 V基准电压放大至+10 V。此增益电路中的R2和R3为精密金属薄片电阻,其容差和温度系数电阻分别为0.01%和0.6 ppm/°C。要在整个温度范围内达到最佳性能,R1和R2应处于单个封装内,如Vishay 300144或VSR144系列。R2和R3均选用1 kΩ,以便将系统噪声保持在较低水平。R1和C1构成低通滤波器,截止频率大约为10 Hz。该滤波器用于衰减基准电压源噪声。
线性度测量
图1所示电路的精密性能如图2和图3中的数据所示,这两幅图显示了积分非线性和微分非线性随DAC码的变化情况。从图中可以明显看出,这两种特性分别位于±0.5 LSB和±0.5 LSB的规格范围内。
该电路的总非调整误差由各种直流误差共同组成,即INL误差、失调误差和增益误差。图4所示为总非调整误差与DAC码的关系图。DAC码为0和262,143时误差最大。这是预期结果,具体是由基准电压输出的绝对误差、外部电阻R2和R3(见图1)的不匹配以及AD5781内部电阻RFB和R1(见图5)的不匹配引起的。
基准电压绝对误差的额定值为0.04%;本例中电阻R2和R3之间的不匹配度额定值为0.02%;内部电阻R1和RFB之间的不匹配度额定值为0.01%。因此,总增益误差为满量程范围的0.07%,即184 LSB。图4显示实测值为20 LSB(即满量程范围的0.007%),表明所有器件的性能都明显优于其额定容差。
噪声测量
要实现高精度,电路输出端的峰峰值噪声必须维持在1 LSB以下,对于18位分辨率和20 V峰峰值电压范围则为76.29 μV。图6所示为10秒内在0.1 Hz至10 Hz带宽内测得的峰峰值噪声。三种条件下的峰峰值分别为1.34 μV(中间电平输出)、12.92 μV(满量程输出)和15.02 μV(零电平输出)。中间电平输出的噪声最低,此时噪声仅来自DAC内核。选择中间电平码时,DAC会衰减各基准电压路径的噪声贡献。
不过,实际应用中不会在0.1 Hz处有高通截止频率来衰减1/f噪声,但会在其通带中包含低至DC的频率;因此,测得的峰峰值噪声更为实际,如图7所示。本例中,电路输出端的噪声是100秒内测得的,测量充分涵盖低至0.01 Hz的频率。截止频率上限大约为14 Hz并受限于测量设置。对于图7所示的三种条件,对应峰峰值分别为1.61 μV(中间电平输出)、43.33 μV(满量程输出)和36.89 μV(零电平输出)。最差情况下的峰峰值 (43.33 μV)大致相当于½ LSB。
图7. 100秒内测得的电压噪声
随着测量时间变长,将包括较低频率,而峰峰值将变大。频率较低时,温度漂移和热电偶效应会变成误差源。通过选择热系数较小的器件可以将上述效应降至最小。在此电路中,低频1/f噪声的主要来源是基准电压源。另外,基准电压源的温度系数值也是电路中最大的,为3 ppm/°C。