适用于上行 DOCSIS 3.1 应用的宽带接收器参考设计
此参考设计包括用于宽带接收器应用的模拟前端 (AFE) 信号链,其中使用 LMH2832 数字控制可变增益放大器 (DVGA) 和 ADS54J40 模数转换器 (ADC)。此设计主要针对适用于电缆调制解调器终端系统 (CMTS) 的上游 DOCSIS 3.1 接收器应用,并支持高达 196 MHz 的上游信号带宽。该电路满足了 DOCSIS 3.1 标准的滤波和模拟信号处理要求,使得系统设计人员更容易将设计立即整合在上游信号路径的 CMTS 侧。
详情介绍
从 100 kHz 到 204 MHz 的交流耦合信号路径,其中具有适合 DOCSIS 3.1 应用的 196 MHz 上游信号带宽支持 在 ADC 输入为 –1 dBFs 时,最小系统 SNR 为 58 dBFs (200 MHz BW) 在 ADC 输入为 –1 dBFs 时,最小系统 SFDR 为 70 dBFs 在 5 V 标称壁装电源上的平均有源状态电流消耗为 1.71 A 每个 ADC 的四个通道的输出数据速率为 5.0 Gbps,具有 JESD204B 接口子类 1 支持