优化 FPGA 利用率和自动测试设备数据吞吐量的参考设计
TIDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统（如用在自动测试设备 (ATE) 中的系统）经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器（如 TI DS90C383B）将多个同步采样 ADC 输出与几个 LVDS 线结合，可显著减少主机 FPGA 必须处理的引脚数量。因此，单个 FPGA 可处理的 DAQ 通道数量大幅增加，而且电路板布线的复杂性也大大降低。
详情介绍
两个 20 位 SAR ADC 通道（最多可扩展至 28 个） 三级 MUX 树（每个 ADC 最多 64 个通道） 利用串行 ADC 输出数据突出显示吞吐量提升情况 适用于可重复的高通道数系统的模块化前端参考设计 高达 +/-12V 的输入信号（+/-24Vpp 差动）
