将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件，并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据，测试结果显示出 50ps 内的同步，未使用特性化电缆，也未校准传播延迟。
详情介绍
通过展示 JESD204B 千兆采样 ADC 的同步来演示典型的相控阵列雷达子系统 详细介绍了所用的 LMK04828 时钟解决方案 测试结果显示出 50ps 内的同步，未使用任何特性化电缆，也未校准传播延迟 讨论了 Xilinx 固件开发，从而明确要求 此子系统经过测试，并包含示例配置文件
