矢量信号收发器 (VST)
矢量信号收发器 (VST)
详情介绍
在下方可查找 TI 的矢量信号收发器集成电路和参考设计(配有原理图、测试数据和设计文件),这些资源: 使用高速射频采样数据转换器实现宽带宽、宽动态范围系统 展示了如何使用各种高性能放大器和可变增益放大器通过足够的增益将平衡输入转换为差动输出 重点突出如何使用超低抖动可编程时钟发生器为用于单通道和多通道应用的高速数据转换器计时
Understanding Signal to Noise Ratio (SNR) and Noise Spectral Density (NSD) in High Speed Data Converters
Concepts of Signal to Noise Ratio and Noise Spectral Density; an example on how NSD is used to estimate the DAC output as it pertains to noise floor.
参考设计
低成本且灵活的电压监控器和电池测试仪参考设计
GSPS ADC 的最理想时钟源参考设计
用于示波器或频谱分析仪的噪声测量后置放大器
1GHz 信号带宽 RF 采样接收器参考设计
用于 DAC348x 和调制器的模拟接口网络
采用 UCD9090 实现 K2E 的电源排序
面向 GSPS ADC 的时钟解决方案参考设计
0°C – 100°C、硬件补偿比例式 3 线 RTD 系统,误差 < 0.005°C
具有 16 位 ADC 和 100MHz IF 带宽的 700–2700MHz 双通道接收器参考设计
低增益放大器参考设计
射频采样 S 频带雷达接收器参考设计
适用于数字示波器和无线测试器中的 12 位高速 ADC 的 4GHz 时钟参考设计
优化 LMH6554 以驱动高速 ADC
同步多变送器参考设计:多个 DAC 实现时间对准的方法
50Ω 2GHz 示波器前端参考设计
最大程度提升 SNR 和采样速率的 20 位、1MSPS 隔离器优化型数据采集参考设计
将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
面向移动通信无线基站的 Xilinx(r) Ultrascale(r) 16nm FPGA/SoC 电源解决方案
JESD204B 串行链路的均衡器优化
高增益多级放大器参考设计
双级级联 8GHz 放大器参考设计板
采用集成合成器并具有毛刺抑制功能的 9.8GHz RF CW 信号发生器参考设计
每秒千兆次采样 (GSPS) ADC 的原理图和布局建议
参考设计 - 采用 8GHz 直流耦合全差分放大器的 RF 采样 4GSPS ADC
使用 DSP+ARM SoC 的优化雷达系统参考设计
相邻信道功率比 (ACPR) 和误差矢量幅度 (%EVM) 测量
LMH5401 与 LMH6401 级联参考设计
采用高速 ADC 的 JESD204B 链路延时设计
宽带数字射频发送解决方案
双路宽带射频-数字接收器设计
多频段 RF 采样接收器参考设计
16 位、400KSPS,4 通道用于高压输入的低失真、多路复用数据采集系统
优化 THS4509 以驱动高速 ADC 参考设计
低功耗和超小尺寸优化的三个 12 位数据采集参考设计
具有 I/Q 校正的直接降压转换系统
低功耗全差动可编程增益放大器参考设计
使用 66AK2L06 JESD204B 连接 ADC32RF80 的宽带接收器参考设计
优化为最低失真、最低噪声、18 位、1Msps 的数据采集
具有过热检测功能的基本风扇控制器控制器参考设计
低于 1GHz 的星型网络的湿度和温度传感器节点实现纽扣电池使用寿命长达 10 年以上
66AK2L06 JESD 实现与宽带 ADC 和 DAC 的连接
最高频率达 4GHz 的 1GHz 带宽双通道发射器参考设计
毫伏输出传感器的电压和电流(功率)测量 AFE 与 SAR ADC 的连接参考设计
具有交流和直流耦合型固定增益放大器的 16 位 1GSPS 数字转换器参考设计
实现针对大信号应用的负载共享概念的的参考设计
为最大程度提升 SNR 和采样速率而优化抖动的 20 位隔离式数据采集参考设计
压电式扬声器频闪灯通知参考设计
宽带射频-数字复杂接收器反馈信号链
面向 12 位、500MSPS ADC 的高效、无 LDO 电源参考设计
适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计
DAC 采样和保持毛刺脉冲降低参考设计
高带宽、高频发送器参考设计
在单通道模式或双通道模式下针对高带宽应用驱动 GSPS ADC
SimpleLink CC2650 uTag – 超紧凑型 Bluetooth® 智能参考设计
适用于示波器、无线测试器和雷达的高速多通道 ADC 时钟参考设计