强固的ASIC用于航空应用
安森美半导体提供对于航空应用至关重要的专用集成电路(ASIC)方案和由于地面辐射暴露而需要严格菲特(FIT)率的产品。结合测试数据、软错误感知设计流方法、认证和处理流的特性，支持客户在规划和设计多种应用的ASIC的多个选择。标准单元和SRAM架构采用公司的110 nm和180 nm数字工艺，实现各种电压和温度下的卓越的中子测试结果。为进一步降低单粒子效应(SEE)，这设计包括增强的基板、冗余和纠错码(ECC)选项。采用公司现有的商用
| ONC18 FIT (sea level, NYC) |
1.8 V
FIT per M bit |
1.5 V
FIT per M bit |
| 双端口SRAM |
618 |
778 |
| 单端口SRAM |
492 |
704 |
| 触发器* |
313 |
529 |
*仅单比特FIT. 冗余将大幅降低FIT.
在85°C, 1.93 V的条件下无单粒子闩锁(SEL).
无单粒子多位翻转(MBU)或单粒子功能中断(SEFI)。
|
|
| ONC110 FIT (sea level, NYC) |
1.20 V
FIT per M bit |
| 高速数字信号处理器(HDSP) SRAM |
360 |
| DP SRAM |
290 |
| 触发器* |
358 |
*仅单比特FIT. 冗余将大幅降低FIT.
在 125°C, 1.26 V的条件下无单粒子闩锁(SEL).
无单粒子多位翻转(MBU)或单粒子功能中断(SEFI)。
|
|
软错误缓解方案用于航空应用
安森美半导体提供宽广范围的设计方案以缓解软错误，同时考虑密度、功率和性能。结合已经过证实的抗辐射加固设计(RHBD)技术和改进的工艺，提供极佳的中子测试结果。无论它是局部的、连续的还是三模冗余(TMR)，安森美半导体可定制ASIC开发流程以满足宽广范围的航空应用的设计和应用需求。
